1381 Question 1381 EN + हिं Medium GB DNA computing uses? IN डीएनए कंप्यूटिंग का उपयोग? A Silicon chips सिलिकॉन चिप्स B DNA molecules to perform parallel computation डीएनए अणु समानांतर गणना करने के लिए C Quantum effects क्वांटम प्रभाव D Traditional logic gates पारंपरिक तर्क द्वार ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) DNA computing uses the biochemical properties of DNA molecules to perform massively parallel computation. व्याख्या (हिन्दी) डीएनए कंप्यूटिंग बड़े पैमाने पर समानांतर गणना करने के लिए डीएनए अणुओं के जैव रासायनिक गुणों का उपयोग करती है। 🎯 Exam Perspective Computer Fundamentals ("Introduction to Computer" sub-topic) से जुड़ा यह सवाल — difficulty level "Medium" उन students के लिए काम का है जो Railway, SSC, Banking और Defence परीक्षाओं की तैयारी कर रहे हैं। बेहतर होगा कि explanation पढ़कर concept clear करें, ताकि exam में similar प्रश्न आने पर confusion न हो। 🔗 Related Questions Memory bandwidth vs latency: bandwidth measures? Compute Express Link (CXL) is? Prefetching in CPUs attempts to? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1382 Question 1382 EN + हिं Medium GB Cache replacement policy LFU (Least Frequently Used) evicts? IN कैश प्रतिस्थापन नीति एलएफयू (कम से कम बार-बार प्रयुक्त) समाप्त हो जाती है? A Oldest cached item सबसे पुराना कैश्ड आइटम B Item accessed least number of times आइटम को कम से कम बार एक्सेस किया गया C Random item यादृच्छिक वस्तु D Largest item सबसे बड़ी वस्तु ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) LFU evicts the cache item with the lowest access frequency count. व्याख्या (हिन्दी) एलएफयू सबसे कम एक्सेस फ्रीक्वेंसी गिनती के साथ कैश आइटम को बाहर निकालता है। 🎯 Exam Perspective SSC, Railway, Banking और State PCS जैसी परीक्षाओं में Computer Fundamentals ("Introduction to Computer" sub-topic) से सवाल अक्सर पूछे जाते हैं — difficulty level "Medium"। इसलिए सिर्फ answer रटने के बजाय, नीचे दी गई explanation को ध्यान से पढ़ें और concept समझें। 🔗 Related Questions FinFET transistor structure has? Which memory technology uses phase change (crystalline... Memory bandwidth vs latency: bandwidth measures? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1383 Question 1383 EN + हिं Medium GB Cache thrashing (high miss rate) is caused by? IN कैश थ्रैशिंग (उच्च मिस रेट) किसके कारण होता है? A Too much cache बहुत ज्यादा कैश B Working set larger than available cache causing frequent evictions उपलब्ध कैश से बड़ा वर्किंग सेट बार-बार निष्कासन का कारण बनता है C Fast CPU तेज़ सीपीयू D Slow network धीमा नेटवर्क ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Thrashing occurs when the active working set doesn't fit in cache, causing constant evictions and misses. व्याख्या (हिन्दी) थ्रैशिंग तब होती है जब सक्रिय कार्य सेट कैश में फिट नहीं होता है, जिससे लगातार निष्कासन और चूक होती है। 🎯 Exam Perspective अगर आप SSC CGL, IBPS, RRB और State-level परीक्षाओं की तैयारी कर रहे हैं, तो Computer Fundamentals ("Introduction to Computer" sub-topic) का यह topic आपके लिए महत्वपूर्ण है — difficulty level "Medium"। Exam में accuracy बढ़ाने के लिए हर सवाल की explanation जरूर पढ़ें। 🔗 Related Questions FinFET transistor structure has? Prefetching in CPUs attempts to? EUV (Extreme Ultraviolet) lithography uses light at wav... 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1384 Question 1384 EN + हिं Medium GB Non-temporal store instruction bypasses? IN गैर-अस्थायी स्टोर अनुदेश बायपास? A CPU pipeline सीपीयू पाइपलाइन B Cache — writes directly to RAM for large streaming writes कैश - बड़े स्ट्रीमिंग राइट्स के लिए सीधे रैम पर लिखता है C Network stack नेटवर्क स्टैक D Disk controller डिस्क नियंत्रक ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Non-temporal (streaming) stores bypass CPU cache, writing directly to memory to avoid polluting cache with streaming data. व्याख्या (हिन्दी) गैर-अस्थायी (स्ट्रीमिंग) स्टोर सीपीयू कैश को बायपास करते हैं, स्ट्रीमिंग डेटा के साथ कैश को प्रदूषित करने से बचने के लिए सीधे मेमोरी में लिखते हैं। 🎯 Exam Perspective Computer Fundamentals ("Introduction to Computer" sub-topic) के इस प्रश्न को — difficulty level "Medium" कई प्रतियोगी परीक्षाओं जैसे UPSC, SSC, Banking और Police भर्ती में repeat होते देखा गया है। Concept clarity के लिए explanation section जरूर पढ़ें। 🔗 Related Questions Compute Express Link (CXL) is? Cache thrashing (high miss rate) is caused by? Chiplet design disaggregates? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1385 Question 1385 EN + हिं Medium GB Prefetching in CPUs attempts to? IN सीपीयू में प्रीफेचिंग का प्रयास? A Delete unused data अप्रयुक्त डेटा हटाएँ B Load data into cache before it's needed based on access patterns एक्सेस पैटर्न के आधार पर डेटा को आवश्यकता से पहले कैश में लोड करें C Encrypt cache data कैश डेटा एन्क्रिप्ट करें D Share cache between cores कोर के बीच कैश साझा करें ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Hardware prefetchers detect access patterns and preload data into cache to hide memory latency. व्याख्या (हिन्दी) हार्डवेयर प्रीफ़ेचर्स एक्सेस पैटर्न का पता लगाते हैं और मेमोरी विलंबता को छिपाने के लिए डेटा को कैश में प्रीलोड करते हैं। 🎯 Exam Perspective यह सवाल Computer Fundamentals ("Introduction to Computer" sub-topic) category का है — difficulty level "Medium", और Railway, SSC, Banking और Defence परीक्षाओं के exam pattern में इस तरह के questions common हैं। Answer choose करने के बाद दिया गया explanation जरूर पढ़ें। 🔗 Related Questions Die stacking (3D IC) in chip design? DNA computing uses? Cache replacement policy LFU (Least Frequently Used) ev... 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1386 Question 1386 EN + हिं Medium GB Memory bandwidth vs latency: bandwidth measures? IN मेमोरी बैंडविड्थ बनाम विलंबता: बैंडविड्थ उपाय? A Time for one access एक पहुंच के लिए समय B Total data transfer rate (GB/s) कुल डेटा अंतरण दर (जीबी/एस) C Cache hit ratio कैश हिट अनुपात D Clock speed घडी की गति ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Memory bandwidth (GB/s) is the total data transfer rate; latency is the time delay for a single access. व्याख्या (हिन्दी) मेमोरी बैंडविड्थ (जीबी/एस) कुल डेटा अंतरण दर है; विलंबता एकल पहुंच के लिए समय की देरी है। 🎯 Exam Perspective यह प्रश्न Computer Fundamentals ("Introduction to Computer" sub-topic) की तैयारी करने वाले अभ्यर्थियों के लिए उपयोगी है — difficulty level "Medium"। इस तरह के प्रश्न अक्सर SSC, Railway, Banking और State PCS जैसी परीक्षाओं में पूछे जाते रहे हैं, इसलिए concept और explanation दोनों को ध्यान से समझें, सिर्फ उत्तर याद न करें। 🔗 Related Questions EUV (Extreme Ultraviolet) lithography uses light at wav... DNA computing uses? Non-temporal store instruction bypasses? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1387 Question 1387 EN + हिं Medium GB Which memory technology uses phase change (crystalline vs amorphous)? IN कौन सी मेमोरी तकनीक चरण परिवर्तन (क्रिस्टलीय बनाम अनाकार) का उपयोग करती है? A DRAM घूंट B SRAM एसआरएएम C Phase Change Memory (PCM/3D XPoint) चरण परिवर्तन मेमोरी (पीसीएम/3डी एक्सप्वाइंट) D NAND Flash नैंड फ्लैश ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Phase Change Memory (PCM) stores data by switching materials between crystalline (1) and amorphous (0) phases. व्याख्या (हिन्दी) फेज़ चेंज मेमोरी (पीसीएम) क्रिस्टलीय (1) और अनाकार (0) चरणों के बीच सामग्री को स्विच करके डेटा संग्रहीत करता है। 🎯 Exam Perspective Computer Fundamentals ("Introduction to Computer" sub-topic) से जुड़ा यह सवाल — difficulty level "Medium" उन students के लिए काम का है जो SSC CGL, IBPS, RRB और State-level परीक्षाओं की तैयारी कर रहे हैं। बेहतर होगा कि explanation पढ़कर concept clear करें, ताकि exam में similar प्रश्न आने पर confusion न हो। 🔗 Related Questions Prefetching in CPUs attempts to? Compute Express Link (CXL) is? Process node (e.g., 7nm) in chip manufacturing refers t... 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1388 Question 1388 EN + हिं Hard GB Compute Express Link (CXL) is? IN कंप्यूट एक्सप्रेस लिंक (सीएक्सएल) क्या है? A A storage protocol एक भंडारण प्रोटोकॉल B High-speed interconnect enabling cache-coherent CPU-accelerator-memory communication कैश-सुसंगत सीपीयू-त्वरक-मेमोरी संचार को सक्षम करने वाला हाई-स्पीड इंटरकनेक्ट C A display interface एक डिस्प्ले इंटरफ़ेस D A network protocol एक नेटवर्क प्रोटोकॉल ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) CXL enables cache-coherent, high-bandwidth communication between CPUs, accelerators (GPUs, FPGAs), and memory. व्याख्या (हिन्दी) सीएक्सएल सीपीयू, एक्सेलेरेटर (जीपीयू, एफपीजीए) और मेमोरी के बीच कैश-सुसंगत, उच्च-बैंडविड्थ संचार को सक्षम बनाता है। 🎯 Exam Perspective SSC CGL, IBPS, RRB और State-level परीक्षाओं जैसी परीक्षाओं में Computer Fundamentals ("Introduction to Computer" sub-topic) से सवाल अक्सर पूछे जाते हैं — difficulty level "Hard"। इसलिए सिर्फ answer रटने के बजाय, नीचे दी गई explanation को ध्यान से पढ़ें और concept समझें। 🔗 Related Questions Which memory technology uses phase change (crystalline... GAA (Gate All Around) FET improves on FinFET by? Prefetching in CPUs attempts to? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1389 Question 1389 EN + हिं Medium GB Die stacking (3D IC) in chip design? IN चिप डिजाइन में डाई स्टैकिंग (3डी आईसी)? A Makes chips flatter चिप्स को चपटा बनाता है B Stacks multiple chips vertically with through-silicon vias (TSV) for density घनत्व के लिए थ्रू-सिलिकॉन विअस (टीएसवी) के साथ कई चिप्स को लंबवत रूप से ढेर करता है C Reduces chip speed चिप की गति कम कर देता है D Is only for storage केवल भंडारण के लिए है ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) 3D IC stacking uses TSVs to connect multiple chip layers vertically, reducing interconnect length and increasing density. व्याख्या (हिन्दी) 3डी आईसी स्टैकिंग कई चिप परतों को लंबवत रूप से जोड़ने के लिए टीएसवी का उपयोग करती है, जिससे इंटरकनेक्ट की लंबाई कम हो जाती है और घनत्व बढ़ जाता है। 🎯 Exam Perspective अगर आप UPSC, SSC, Banking और Police भर्ती की तैयारी कर रहे हैं, तो Computer Fundamentals ("Introduction to Computer" sub-topic) का यह topic आपके लिए महत्वपूर्ण है — difficulty level "Medium"। Exam में accuracy बढ़ाने के लिए हर सवाल की explanation जरूर पढ़ें। 🔗 Related Questions Non-temporal store instruction bypasses? Which memory technology uses phase change (crystalline... Chiplet design disaggregates? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1390 Question 1390 EN + हिं Medium GB Chiplet design disaggregates? IN चिपलेट डिज़ाइन अलग-अलग है? A Software सॉफ़्टवेयर B Monolithic chip into smaller, specialized dies connected via interconnect मोनोलिथिक चिप को छोटे, विशेष डाइज़ में इंटरकनेक्ट के माध्यम से जोड़ा जाता है C Network components नेटवर्क घटक D Memory from CPU always सीपीयू से हमेशा मेमोरी ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) Chiplets break monolithic SoCs into smaller specialized dies (CPU, GPU, I/O) connected via die-to-die interconnects. व्याख्या (हिन्दी) चिपलेट्स मोनोलिथिक एसओसी को डाई-टू-डाई इंटरकनेक्ट के माध्यम से जुड़े छोटे विशेष डाई (सीपीयू, जीपीयू, आई/ओ) में तोड़ देते हैं। 🎯 Exam Perspective Computer Fundamentals ("Introduction to Computer" sub-topic) के इस प्रश्न को — difficulty level "Medium" कई प्रतियोगी परीक्षाओं जैसे Railway, SSC, Banking और Defence परीक्षाओं में repeat होते देखा गया है। Concept clarity के लिए explanation section जरूर पढ़ें। 🔗 Related Questions Process node (e.g., 7nm) in chip manufacturing refers t... Cache thrashing (high miss rate) is caused by? Non-temporal store instruction bypasses? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1391 Question 1391 EN + हिं Medium GB AMD EPYC processors use chiplet design with? IN AMD EPYC प्रोसेसर किसके साथ चिपलेट डिज़ाइन का उपयोग करते हैं? A Single monolithic die एकल अखंड मरो B Multiple CPU chiplets + I/O die connected via Infinity Fabric मल्टीपल सीपीयू चिपलेट्स + I/O डाई इन्फिनिटी फैब्रिक के माध्यम से जुड़े हुए हैं C Two identical dies दो समान मर जाते हैं D GPU and CPU chiplets जीपीयू और सीपीयू चिपलेट्स ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) AMD EPYC uses multiple Core Chiplet Dies (CCDs) + I/O Die connected via AMD's Infinity Fabric interconnect. व्याख्या (हिन्दी) AMD EPYC AMD के इन्फिनिटी फैब्रिक इंटरकनेक्ट के माध्यम से जुड़े मल्टीपल कोर चिपलेट डाइज़ (CCDs) + I/O डाई का उपयोग करता है। 🎯 Exam Perspective यह सवाल Computer Fundamentals ("Introduction to Computer" sub-topic) category का है — difficulty level "Medium", और SSC, Railway, Banking और State PCS के exam pattern में इस तरह के questions common हैं। Answer choose करने के बाद दिया गया explanation जरूर पढ़ें। 🔗 Related Questions Memory bandwidth vs latency: bandwidth measures? DNA computing uses? Die stacking (3D IC) in chip design? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1392 Question 1392 EN + हिं Medium GB EUV (Extreme Ultraviolet) lithography uses light at wavelength of? IN EUV (एक्सट्रीम अल्ट्रावॉयलेट) लिथोग्राफी किसकी तरंग दैर्ध्य पर प्रकाश का उपयोग करती है? A 193 nm 193 एनएम B 13.5 nm 13.5 एनएम C 7 nm 7 एनएम D 248 nm 248 एनएम ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) EUV lithography uses 13.5nm wavelength light to pattern features at sub-10nm nodes (7nm, 5nm, 3nm). व्याख्या (हिन्दी) ईयूवी लिथोग्राफी उप-10 एनएम नोड्स (7 एनएम, 5 एनएम, 3 एनएम) पर पैटर्न सुविधाओं के लिए 13.5 एनएम तरंग दैर्ध्य प्रकाश का उपयोग करती है। 🎯 Exam Perspective यह प्रश्न Computer Fundamentals ("Introduction to Computer" sub-topic) की तैयारी करने वाले अभ्यर्थियों के लिए उपयोगी है — difficulty level "Medium"। इस तरह के प्रश्न अक्सर SSC CGL, IBPS, RRB और State-level परीक्षाओं जैसी परीक्षाओं में पूछे जाते रहे हैं, इसलिए concept और explanation दोनों को ध्यान से समझें, सिर्फ उत्तर याद न करें। 🔗 Related Questions Which memory technology uses phase change (crystalline... FinFET transistor structure has? Cache thrashing (high miss rate) is caused by? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1393 Question 1393 EN + हिं Medium GB FinFET transistor structure has? IN फिनफेट ट्रांजिस्टर संरचना है? A Flat channel समतल चैनल B Vertical fin-shaped channel for better gate control बेहतर गेट नियंत्रण के लिए लंबवत पंख के आकार का चैनल C No gate कोई गेट नहीं D Multiple sources कई स्रोत ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) FinFET uses a 3D fin-shaped silicon channel, allowing the gate to control the channel from three sides. व्याख्या (हिन्दी) फिनफेट एक 3डी पंख के आकार के सिलिकॉन चैनल का उपयोग करता है, जो गेट को तीन तरफ से चैनल को नियंत्रित करने की अनुमति देता है। 🎯 Exam Perspective Computer Fundamentals ("Introduction to Computer" sub-topic) से जुड़ा यह सवाल — difficulty level "Medium" उन students के लिए काम का है जो UPSC, SSC, Banking और Police भर्ती की तैयारी कर रहे हैं। बेहतर होगा कि explanation पढ़कर concept clear करें, ताकि exam में similar प्रश्न आने पर confusion न हो। 🔗 Related Questions Compute Express Link (CXL) is? Memory bandwidth vs latency: bandwidth measures? DNA computing uses? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1394 Question 1394 EN + हिं Medium GB GAA (Gate All Around) FET improves on FinFET by? IN GAA (गेट ऑल अराउंड) FET, FinFET में किसके द्वारा सुधार करता है? A Using larger transistors बड़े ट्रांजिस्टर का उपयोग करना B Surrounding the channel on all four sides for better control at smaller nodes छोटे नोड्स पर बेहतर नियंत्रण के लिए चैनल को चारों तरफ से घेरना C Eliminating the gate गेट को हटाना D Using 2D channel 2डी चैनल का उपयोग करना ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) GAA FETs (nanosheets, nanowires) surround the channel on all four sides for superior electrostatic control at 3nm and below. व्याख्या (हिन्दी) GAA FET (नैनोशीट, नैनोवायर) 3nm और उससे कम पर बेहतर इलेक्ट्रोस्टैटिक नियंत्रण के लिए चैनल को चारों तरफ से घेरते हैं। 🎯 Exam Perspective Railway, SSC, Banking और Defence परीक्षाओं जैसी परीक्षाओं में Computer Fundamentals ("Introduction to Computer" sub-topic) से सवाल अक्सर पूछे जाते हैं — difficulty level "Medium"। इसलिए सिर्फ answer रटने के बजाय, नीचे दी गई explanation को ध्यान से पढ़ें और concept समझें। 🔗 Related Questions Die stacking (3D IC) in chip design? Process node (e.g., 7nm) in chip manufacturing refers t... Cache replacement policy LFU (Least Frequently Used) ev... 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)
1395 Question 1395 EN + हिं Medium GB Process node (e.g., 7nm) in chip manufacturing refers to? IN चिप निर्माण में प्रोसेस नोड (उदाहरण के लिए, 7nm) को संदर्भित करता है? A Exact physical size of transistors ट्रांजिस्टर का सटीक भौतिक आकार B Marketing term roughly corresponding to transistor density विपणन शब्द मोटे तौर पर ट्रांजिस्टर घनत्व के अनुरूप है C Power consumption बिजली की खपत D Clock speed घडी की गति ✅ Correct Answer: 💡 Explanation / व्याख्या Explanation (English) 'nm' process node is largely a marketing term — it approximately correlates to transistor density, not actual gate length. व्याख्या (हिन्दी) 'एनएम' प्रक्रिया नोड काफी हद तक एक विपणन शब्द है - यह लगभग ट्रांजिस्टर घनत्व से संबंधित है, वास्तविक गेट लंबाई से नहीं। 🎯 Exam Perspective अगर आप SSC, Railway, Banking और State PCS की तैयारी कर रहे हैं, तो Computer Fundamentals ("Introduction to Computer" sub-topic) का यह topic आपके लिए महत्वपूर्ण है — difficulty level "Medium"। Exam में accuracy बढ़ाने के लिए हर सवाल की explanation जरूर पढ़ें। 🔗 Related Questions DNA computing uses? Chiplet design disaggregates? Die stacking (3D IC) in chip design? 📚 Related Topic Generations of Computer (21) Input Devices (36) Output Devices (35)